


- Question de compréhension
sur ce tableau

	$\overline{R/\overline{IO}} = 0$	$\overline{R/\overline{IO}} = 1$
$\overline{RD} = 0$ (actif)	Entrée IN	lecture
$\overline{WR} = 0$ (actif)	Sortie OUT	écriture

Seq 1
Exo 1.1

- 91) logique de décodage
92) bus de données
93) a) lecture: μP
b) écriture: μP
c) entrée: dispositif d'entrée
d) sortie: μP
94) a) économie de signaux sur la carte électronique
b) IN et OUT
95) M / \overline{IO} distingue les accès IO des accès mémoires



96) Plan:
(RAN) on lit à l'@n la donnée qu'on a écrite précédemment à cette adresse


IO : ce qui a sort à l'adresse n ce n'est pas ce qui a entré ensuite à partir de cette adresse (pas de mémorisation)

97) si n est le nombre de signaux d'adresses, le nombre d'adresses qu'on peut coder sur ces n signaux est 2^n

EX: 16 signaux d'adresses $A_0 \dots A_{15}$ permettent de coder 2^{16} adresses \neq

$$2^{16} = 65536 \text{ adresses}$$

}	000	0
		1
		10
		11
		:
	111	1



Seq 2) Exo 2.1

91) 2 cas - fetch = lecture d'un code machine
 - lecture demandée par l'exécution d'une instruction (lecture programme)

92) 2 types d'info sur le bus de données
 - codes machine
 - données manipulées par les instructions (variables)

93) $16000 \text{ b/s} \approx 10000 \text{ b/s}$
 1 caract 10 bits par caractère) 1000 caractères par seconde
 20 ns par 20 caractères (1 caract par ns.)

50 Mips = 50 millions d'instructions
par seconde

soit 1 million d'instructions
en 1/50^e de seconde
20 ms

- le temps d'émettre 20 caractères sur
un modem, ce processeur a exécuté
1 million d'instructions

overhead: partie de puissance utilisée
par l'O.S.

Seq 3) EXO 3.1
octet = mot de 8 bits
mot = mot de 16 bits = 2 octets
double mot = mot de 32 bits

1 adresse \longleftrightarrow 1 octet

2 $\begin{array}{l} \downarrow \\ \text{2000} : 4A \\ \text{2001} : 2B \\ \text{2002} : 3A \\ \text{2003} : 41 \end{array} \begin{array}{l} \text{1er mot} \\ \text{2eme mot} \end{array}$

distance de 2
entre 2 mots
consécutifs

92) little-endian : poids faible est stocké en premier à l'@ n
poids fort en second (@ n+1)

20	00
+ 20	12
= 40	12

93) les registres n'ont pas d'adresses mais un nom AX ou SI


NB: certains registres contiennent une adresse. Ex: SI est un registre d'adresses, sa valeur peut être envoyée sur le bus d'adresses du μP

74) registres du 8086 : taille de 16 bits

75) AH et AL \leftrightarrow AX
BH et BL \leftrightarrow BX
CH et CL \leftrightarrow CX
DH et DL \leftrightarrow DX

8 bits 8 bits

16 bits



76) indicateur = 1 bit
(= flag)

CF = carry Flag = retenue
ZF = Zero Flag = indicateur de résultat nul
SF = Sign Flag = indicateur de résultat négatif

17) AX, BX, CX, DX = registres adresses

18) 20 bits d'adresses = $A_0 \sim A_{19}$

$\Rightarrow 2^{20}$ adresses \neq donc 2^{20} octets \neq

$$2^{20} = 1 \text{ Mo}$$

19) une adresse offset est relative \approx l'adresse de début d'un segment

les registres de segment du 8086

sont CS, DS, SS, ES


Code Segment, Data Segment, Stack Segment

- les registres de segment servent à positionner les segments dans la mémoire totale
- un segment est un espace adressable de 2^{16} adresses (donc 2^{16} octets)



1 Ho

DS
4A2B



segment de données

```
MOV AX, [2000]  
MOV AX, [SI]
```

AX ← 372A

910) @ φ = @ envoyés sur le bus d'adresses
↳ taille de 20 bits

@ offset = taille de 16 bits

@ segment = ce qui est écrit dans un registre
de segment = taille de 16 bits

@ segmentée = @ spécifique sous forme de

couple @ segment : @ offset
↳ taille de 32 bits

911) 4A2B : 027C

$$\begin{array}{r} 4A2B0 \\ + 027C \\ \hline = 4A52C \end{array}$$

912) mot = 16 bits = 2 octets
double mot = 32 bits = 4 octets
paragraphe = 128 bits = 16 octets
↳ 16 décimal
10 hexa

4A2B0

↳ se termine par un \emptyset
multiple de 10 hexa

on appelle une frontière de paragraphe

912) max : 64 ko

913) multiple de 16 décimal
ou 10 hexa

914) CS : 0100 \Leftrightarrow 427C : 0100
Vrai si CS contient 427C

915)

BX, SI or DI spécifient l'adresse offset

↳ associés à DS

MOV AX, [SI] → accès au segment de données

BP, SP

↳ associés à SS

MOV AX, [BP] → accès au segment de pile

PUSH AX

ou empile à une adresse offset fournie par SP et associés à SS

IP = Instruction Pointer

↳ associé au segment de code

916)